このページの本文へ
ここから本文です

沖電気、米Peregrineのシリコン・サファイア技術を導入

2002年12月9日
　沖電気工業と米Peregrine Semiconductor社は2002年12月9日、沖電気がPeregrine社のシリコン・サファイア（SOS：silicon on sapphire）技術「UTSｉ（Ultra-Thin Silicon）」のランセンス供与を受けることで合意したことを明らかにした。また、両社はUTSi技術を用いた半導体製品の設計・製造・販売について戦略的提携を行うことも合わせて発表した。

　両社が合意した内容は、（1）Peregrine社が開発した0.5μm〜0.25μmのUTSi CMOS技術を沖電気にライセンス供与する、（2）Peregrine社のSOS半導体製品を沖電気の販売網で沖電気の製品とキット販売する（日本国内ではPｅｒｅｇｒｉｎｅ社製品の単体販売も可）、（3）両社はお互いのセカンド・ソースとなる、（4）両社共同でSOS製品を設計開発する、（5）両社で製品回路設計資産いわゆるIPを両者共有する、（6）SOS製品の市場を共同で開拓していく---という点。

　SOSは、基盤とトランジスタの間に絶縁層を形成しトランジスタの漏れ電流などを防ぐSOI（silicon on insulator）技術の一つ。SOSは、直接基盤に絶縁体のサファイアを使用しその上にシリコン層を形成しトランジスタをつくる。絶縁層を形成するSOI技術と比べて、（1）通常のCMOSプロセス技術を使える、（2）トランジスタ構造が簡単、（3）温度・電圧に依存する浮遊容量がない---という特徴がある。また、SOS技術の回路は絶縁層を形成するSOI技術と比べて、（1）トランジスタの漏れ電流が少ない、（2）トランジスタの線形特性がよい、（3）回路や配線間のクロストークが少ない、という特性がある。

　しかし、従来のSOS技術は、サファイア上にシリコン層を形成すると境界部分のシリコンに結晶欠陥が生じ、製造歩留まりが悪いという問題があった。Peregrine社のUTSi技術は、製造工程に工夫がある。サファイア基盤上にシリコン層を形成した後、境界部分のシリコンをアモルファス（多結晶）化し固相エピ化（SPE：solid-phase epitaxy）してサファイア上に約0.1μmの薄い無欠陥シリコン層を形成する。

　UTSi技術によってSOSの製造歩留まりが向上し、もっぱら軍事・航空宇宙用途に使われていたSOS技術が民生用量産製品にも使えるようになった。また、UTSiはEEPROMを追加マスクなしで作れる。従来の回路をSOS技術で製造することで、低消費電力、高RF特性、高集積を期待できる。沖電気はPeregrineのUTSi技術を、CPUコアとしてARMプロセサを採用したSOC（system on chip）プラットフォーム「μPLAT」と組み合わせ、システム販売する計画。（神保　進一＝編集委員室）

■問い合わせ
・沖電気工業　シリコンソリューションカンパニー
　販売本部 アライアンス商品推進グループ　電話03-5445-6039
・ペレグリンセミコンダクター 営業部　電話03-3502-5211

■関連情報
・沖電気工業のWebサイト
　http://www.oki.com/jp/
・ペレグリンセミコンダクターのWebサイト
　http://www.peregrine-semi.co.jp/
ここから下は、関連記事一覧などです。画面先頭に戻る ホームページへ戻る

記事検索 オプション

SPECIAL

日経BP社の書籍購入や雑誌の定期購読は、便利な日経BP書店で。オンラインで24時間承っています。

ご案内　nikkei BPnetでは、Internet Explorer 6以降、 Safari 2以降、Opera 8以降、Netscape 8.1以降またはHTML 4.01/CSS level 1, 2をサポートしたWebブラウザでの閲覧をお勧めしております。このメッセージが表示されているサポート外のブラウザをご利用の方も、できる限り本文を読めるように配慮していますが、表示される画面デザインや動作が異なったり、画面が乱れたりする場合があります。あらかじめご了承ください。

本文へ戻る